不用CoWoS也能上HBM！JEDEC发布SPHBM4新标准：内存迎来下调空间

SPHBM4规范支持的也迎下传输速率范围约在22.4GT/s至46.0GT/s之间。国际半导体标准组织JEDEC日前正式批准新一代高带宽内存标准SPHBM4，上内存每引脚速率从约11Gbps提高到约44Gbps。发布理论峰值带宽约2.944TB/s。调空

为弥补引脚减少带来的不用标准带宽损失，

SPHBM4最大的发布变革在于封装方式。SPHBM4不是调空来取代HBM4的，并依赖台积电CoWoS等先进封装工艺。不用标准目标直指AI算力芯片中最烧钱的也迎下一环，

该标准的上内存核心思路是继续采用HBM4级别的DRAM裸片堆叠，

容量方面可选用4至16层DRAM堆叠，发布而SPHBM4将其大幅削减至512个，调空新标准将信号传输速率提升四倍，SPHBM4对国内本土AI芯片产业具有特殊意义。彻底摆脱对硅中介层和先进封装产能的依赖。这种介于标准DRAM和顶级HBM之间的技术恰好符合厂商的需求。

而SPHBM4可以直接安装在成本更低的标准有机基板上，标准披露后，在国内供应链中仍是稀缺资源。即HBM居高不下的封装成本。

值得一提的是，

7月9日消息，

需要注意的是，大幅降低了封装门槛。国内半导体厂商表现出极高兴趣，

SPHBM4用标准有机基板替代昂贵的硅中介层，减少幅度达75%。在46GT/s接口下，单片密度24Gb或32Gb，

传统HBM4接口拥有2048个数据信号引脚，传统HBM4必须通过昂贵的硅中介层与计算芯片连接，最大配置可达64GB单堆栈。而是在先进封装产能与成本双重承压下给行业多一个选择。编号JESD330-4。